Atualmente, os problemas de qualidade e confiabilidade causados pela redução do tamanho do processo se tornaram uma questão séria que está dificultando a evolução da lei de Moore, manifestando-se na dissipação de calor e corrente de fuga causadas pelo efeito de canal curto (SCE) e o efeito de redução de barreira induzida por dreno (DIBL). Neste artigo, as curvas características de transferência I-V, curvas de entrada-saída I-V e parâmetros elétricos de dispositivos n-MOSFET com diferentes parâmetros de canal de W/L são investigados ao ajustar a camada dieéctrica de alta-κ de diferentes espessuras das pilhas de portão, como tensão de limiar (VTH), transcondutância máxima (gm), variação subtensão (SS), corrente de saturação do dreno (IDS) e mobilidade efetiva de portadores (μeff), entre outros. Os resultados demonstram que as pilhas de portão de dupla camada com 8 nm de TiO2/4 nm de HfO2 podem otimizar as propriedades elétricas dos dispositivos n-MOSFET, como SS, gm e corrente de dreno saturada (sendo >20% maior que a de uma única camada), mitigando o dilema de troca de estabilidade dielétrica-banda térmica em dieletricos tradicionais de alta-κ, o que proporciona uma abordagem para otimizar MOSFETs com desempenho elétrico superior, maior qualidade e confiabilidade na era pós-Moore.
Zhang et al. (Qui,) estudaram essa questão.