La arquitectura von Neumann enfrenta graves cuellos de botella en eficiencia energética. El cómputo en memoria (CiM) aborda esto al realizar cálculos dentro de arreglos de memoria, sin embargo, las soluciones CiM analógicas sufren de pérdida de precisión y alto costo debido a los convertidores analógico-digitales y digital-analógicos (ADC/DAC). Este documento propone una novedosa arquitectura CiM sin ADC basada en transistores de efecto de campo ferroeléctricos (FeFET). Se diseñaron circuitos lógicos (NOR, NAND, XNOR) que almacenan vectores de peso dentro de los FeFET. En comparación con los circuitos CiM analógicos, los circuitos FeFET-CiM propuestos en este documento pueden reducir el consumo de energía en 901.1 veces y la latencia en 272.7 veces. Además, se extendió el diseño de compuertas FeFET-CiM de 3 bits, demostrando configurabilidad flexible para aplicaciones de computación en el borde escalables. Finalmente, se diseñó un sustractor específico de aplicación FeFETs-CiM para el cálculo de distancias k-vecinos más cercanos (kNN), cuyo consumo de energía es tan bajo como 85.02 fJ/OP y la latencia es tan baja como 0.56 ns a una frecuencia de operación de 500 MHz. La robustez del cálculo del calculador de distancia kNN FeFETs-CiM se aseguró simulando bajo diferentes esquinas de proceso y temperaturas. Las mejoras en el rendimiento debido a los circuitos CMOS FeFETs-CiM propuestos se evaluaron tomando el algoritmo kNN como ejemplo, que puede garantizar la reducción del acceso a datos en más de 300 veces en comparación con la arquitectura von Neumann.
He et al. (Mon,) estudiaron esta cuestión.